T.P CONCEPTION DE CIRCUIT MICROELECTRONIQUE A

TRANSISTOR BIPOLAIRE

Ph Dondon © Copyright  2006

 retour page accueil Ph.Dondon

 

A) BUT DE LA MANIPULATION

 

Comprendre à partir d'un exemple concret, la philosophie de conception d'un circuit intégré à transistor bipolaire. (TP optionnel d'initiation au "design" d'ASIC analogiques prédiffusés et illustration d'une contre réaction).

 

B) POSITION DU PROBLEME

 

La conception en composants intégrés est fondamentalement différente de la conception de circuit en composants discrets. En effet, en conception micro-électronique, le "designer" doit s'affranchir de la dispersion des caractéristiques car il n'a pas possibilité de sélectionner les composants utilisés. Il doit en plus tenir compte des dérives thermiques des caractéristiques afin de réaliser un circuit répondant au cahier des charges et  pouvant être reproduit en grande quantité en respectant une dispersion "raisonnable".

 

C) UN EXEMPLE CONCRET- CAHIER DES CHARGES

 

Pendant le TP, nous demanderons de concevoir, en suivant pas à pas les indications fournies, un amplificateur faible bruit, d'impédance d'entrée supérieure à 5KW, de bande passante supérieure à 500kHz et de gain 200, stable en température. L'impédance de source est de 450 W. Cet exercice permettra de se familiariser avec la démarche et les "astuces" classiques de conception micro électronique.

 

D) LA DEMARCHE DE CONCEPTION

 

Avant le démarrage d'une conception, se procurer auprès du fondeur les caractéristiques de la technologie et des composant disponibles (modèles SPICE). En général, la technologie bipolaire prédiffusée offre un choix restreint de transistors verticaux et latéraux (plusieurs tailles différentes), de résistances intégrées de valeur comprise entre 100W et 16K et de condensateurs de faible valeur 3 et 6pF.

            Avant de se "ruer" sur un simulateur, une approche papier (ou maquette) au 1erordre est indispensable. C'est l'objet du TP proposé.

 

NB : Pour la commodité de la manipulation, nous utiliserons des résistances discrètes, mais on évaluera à chaque fois leur impact sur le design.

 

I) Etage amplificateur de base

 

La conception d'un amplificateur large bande et faible bruit bipolaire respecte cinq règles fondamentales :

 

a)      utiliser le moins de composants possible (chaque composant apporte du bruit électronique)

b)      réaliser un grand gain sur le premier étage pour optimiser le facteur de bruit

c)       polariser l'étage d'entrée au niveau de courant Ic optimum (minimisation du facteur de bruit) (cf littérature sur le bruit électronique)

d)       utiliser un transistor d'entrée de taille la plus importante possible afin de réduire la contribution en bruit de la résistance d'accès base Rbb'.

e)      Préférer un transistor NPN (dont la fréquence de transition est plus grande que celle d'un PNP) si l'on veut, en plus, un amplificateur large bande.

 

 

Figure 1

Le schéma de base d'amplificateur qui découle de ces règles est le montage Emetteur commun NPN dans sa version la plus dépouillée où le générateur de courant Ib sera réalisé par une résistance Rb:

 

Remarques importantes :

 

1)      Pour respecter la règle d) il suffirait de mettre en parallèle plusieurs transistors. Sur la maquette et par soucis de simplification; on utilisera un seul.  Cependant, cette technique de mise en parallèle entraîne, entre autre, une augmentation de Cbc. Afin de représenter au mieux le fonctionnement en fréquence, une capacité Cbc de 10 pF externe a donc été ajoutée.

2)      Le pont diviseur 1/10 simule l'impédance de source d'un capteur basse impédance (450 W) et permet d'attaquer le montage par un générateur  plus "confortablement".

3)      l'entrée de l'étage  EC se situe en Ve après le pont diviseur…

4)      Lors des mesures et des calculs,  on n'oubliera pas :

-         La capacité parasite de la sonde de  l'oscilloscope (environ 13pF)

-         La capacité Cbc externe sur le transistor Q3  (10pF)

-         Les capacités parasites collecteur substrat Cci (»3pF) et Ccb des transistors  (cf data sheet NPN et PNP)

-         La capacité parasite des interconnexions (environ 4pF sur chaque nœud)

 

ATTENTION : RETIRER TOUS LES COMPOSANTS ET STRAP ENFICHES SUR LA MAQUETTE AVANT DE COMMENCER !!!

 

Manipulation 1ère étape :

1)      Choisir Rb et R1 pour polariser le transistor à Vce » 5V et Ic » 0,5mA

2)      Evaluer le  bst  (gain en courant statique) avec les abaques de la data sheet.

3)      Câbler le circuit (avec Rb  calculé, J2 retiré, strap J1 en place )

4)  Mesurer précisément le bst : gain en courant statique de Q3 à la température ambiante.

5)  Mesurer la fréquence de coupure basse de 100 Hz. En déduire la résistance rbe de Q3 et la valeur du b dynamique à température ambiante. On rappelle que gm = Ic/Ut  = b/ rbe ; avec Ut=kT/q ; T température absolue en K ). Retrouver la valeur de rbe avec les abaques de la data sheet.

6) Mesurer le  gain G = Vs/Ve dans la bande passante. Tracer son évolution en fonction de la fréquence. Identifier les fréquences de coupure haute.

7) Donner l'expression du gain G = Vs/Ve  en fonction de bst Rc, Ib et de la température absolue T. Donner sa valeur numérique à l'ambiante.

8) Donner l'expression littérale des fréquences de coupure hautes en tenant compte des éléments parasites. A partir des abaques, retrouver la valeur numérique de Cbe. En déduire les valeurs numérique des fréquences de coupure. Est ce le réseau d'entrée ou de sortie qui coupe le premier?

10) Comparer les valeurs théoriques de 6) et 7) aux valeurs mesurées.

11) Faire chauffer le transistor Q3 en approchant une panne de fer à souder sur le boîtier. Observer et mesurer finement les variations DIc, DG de Ic et du gain G. En utilisant la formule de G, évaluer le DT puis le coefficient XTB.  

(On rappelle que bst = a.T XTB avec 1,5<XTB < 2,5 environ suivant la technologie et que 25°Có300K).
            12) Vos conclusions  sur les performances de l'étage élémentaire (dynamique de sortie, tenue en température, bande passante etc vis à vis du cahier des charges)

13)  Retirer Rb et placer le strap J2

 

 

 

II) Amélioration de l'étage élémentaire

 

II.1) Amélioration de la polarisation

 

Comme il a été constaté dans le I), le réseau de polarisation simple impose le Ib et non le Ic. Il s'en suit, par l'intermédiaire du b entre autre, une grande dépendance des caractéristiques de l'amplificateur à la température. En design micro électronique, il y a  une règle d'or :

Ib est une erreur de la nature

            Dans un transistor Ib = Ic/ b et non  le contraire : Ib est "une conséquence" de Ic et non l'inverse. Il faut donc imposer et contrôler le courant Ic pour garantir et stabiliser les performances d'un amplificateur.

 

Dès lors la question se pose :

Comment améliorer la polarisation de l'étage sans ajouter "trop de composants"  et maintenir les performances en bruit ?

 

Manipulation  2ème étape :

1)      Proposer une ou plusieurs solutions en conservant la structure EC.

2)      Parmi les solutions possibles, on choisi la structure donnée en figure 2. Expliquer le schéma et ses avantages. On suppose Q3 et Q4 identiques (car intégrés sur le même substrat et voisins géographiques).

 
Figure 2

 

3)      Détailler (en s'inspirant de la figure 3) et dessiner sa structure électrique complète (Calculer les valeurs des composants). Câbler cette dernière solution. (Straps en R5 et R6, J1,  J2, J6)

 

 

Figure 3

 

 

 

 

 

 

 

 

4)      Mesurer les points de repos, VCQ4, VCQ5VCQ3.

5)      Expliquer les améliorations déjà apportés par cette structure.

6)      Expliquer pourquoi elles sont encore insuffisantes pour une "bonne" polarisation de Q3.

7)      Quels sont les résistances dont appariement est critique ?

 

Pour que la polarisation en courant de Q3 soit correcte, il faut donc encore apporter des modifications au montage précédent.

 

            Manipulation 3ème étape :

1)      Améliorer la polarisation de Q4 pour rendre le montage symétrique et les polarisations de Q4 et Q3 identiques. Calculer les résistances pour obtenir la bonne valeur de VR. (Cf figure 4)

2)      Par commodité, on utilisera un AOP externe qui normalement devrait être conçu par le "designer" et intégré dans l'ASIC.

3)      Câbler ces modifications et vérifier l'incidence sur les polarisations. (Strap J6 retiré, J5 et J7 placés)

 

 
Figure 4a

 

Figure 4b

 

 

Manipulation  4ème étape :

1)   Améliorer la source de courant Ic en polarisant Q5 et Q6 de façon voisine. Calculer les valeurs de R3,R5, R6. (Cf figure 5).

Figure 5

   

2)      Relever à nouveau les points de repos.

 

  

Manipulation 5ème étape :

1)      Compenser la dérive en température de la polarisation en utilisant 2 diodes D1 et D2. (Figure 6)

2)      En réalité le designer ne dispose pas de diodes sur le "prédiffusé". Quelle autre solution envisageriez vous ?

3)      Vérifier l'état des polarisations (symétrie, dérive en température etc) .

4)      Quelles autres améliorations pourrait-on apporter au miroir PNP  Q1,Q2 ? Pourquoi ? (on ne les câblera pas)

 

Figure 6

 

 

Manipulation  6ème étape :

1)      Proposer une dernière amélioration de la polarisation pour asservir le potentiel VCQ5 à 0V quelque soient les conditions extérieures.

2)      Identifier et localiser la boucle d'asservissement.

3)      Proposer un schéma d'analyse de sa stabilité en isolant les éléments de la boucle.

4)      Analyser succinctement les risques en évaluant tous les éléments parasites et les Ft des transistors mis en cause à partir des data sheet. Dans une véritable conception, une étude fine par simulateur serait indispensable.

 

Remarque : Pour être complète, l'étude de stabilité doit s'accompagner d'une analyse de l'unicité du point de fonctionnement de la boucle  et du démarrage du circuit.

(J4, J5 J1,J2 placés, autres straps retirés)

 

Figure 7

Manipulation 7ème étape

1)      En supposant le réseau de polarisation étudié parfaitement équilibré et symétrique, les résistances  R1 et R2 indépendantes de la température, donner l'expression du gain de l'étage en faisant apparaître la tension Ut= kT/q.

2)      Faire chauffer le transistor Q3 en approchant une panne de fer à souder sur le boîtier. Observer et mesurer finement les variations DIc, DG de Ic et du gain G.

3)      De 1) et 2) déduire ce que l'on doit imposer à Ic pour maintenir le gain indépendant de la température.

4)      Proposer une solution en remplaçant R3 par un montage approprié IPTAT.

 

Remarque : En fait, une résistance intégrée varie en température R= R0 (1+a(T-T0)+b(T-T0)2).  Il conviendrait  donc encore d'affiner la compensation.

 

II.2) Amélioration de la bande passante

 

L'utilisation d'un transistor d'entrée de grande taille pour réduire le bruit à un effet pervers : l'augmentation de la capacité Cb'c. et donc la réduction de la bande passante utile.

(Rappel  : Cette capacité est simulée sur la maquette par un condensateur discret  de 10pF.)

Pour restaurer la bande passante voulue, on fait appel à un montage cascode. (Figure 8).

1)      Etudier une polarisation de Qcas en pensant aux dérives thermiques. Justifier

2)      Vérifier les point de repos.

3)      Mesurer le gain et la bande passante. Retrouver par le calcul ces valeurs. Expliquer D'où provient  maintenant la limitation en fréquence.

4)      Conclusion sur le montage : importance des capacités parasites et dynamique de sortie notamment. Que faudrait il ajouter au circuit pour encore élargir la bande passante ?

5)      Comment restaurer la dynamique? Au détriment de quelle performance cela se ferait il ?

 

Figure 8

 

 II.2) Sensibilité à la tension d'alimentation (taux de réjection des alimentations)

 

On se propose d'étudier la sensibilité de Vs en fonction des perturbations sur l'alimentation.

1)      Exprimer Vs en fonction de la tension d'alimentation Vcc.

2)      Proposer plusieurs solutions pour améliorer la situation.

Remarques  : il conviendrait de faire une étude en fréquence vs/vcc (par simulation) pour s'assurer de la stabilité du montage vis à vis de l'alimentation.

 

 

CONCLUSION :

 

Quelques éléments à avoir toujours en tête lors d'une conception :

 

- Tout est une affaire de compromis entre les performances

 

- A partir d'un schéma de base très simple, (1 transistor et deux résistances), on s'aperçoit que qu'une conception "sérieuse"   apporte une complexité rapidement croissante ; On aurait pu encore proposer de nombreux aménagements supplémentaires du circuit : étage de sortie, réjection d'alimentation etc

 

- Pour s'affranchir des valeurs absolues et des dispersions des composants, toujours penser à faire un "design" symétrique en utilisant des étages "jumeaux".

 

- Les problèmes de compensation en température sont cruciaux dans un design. Utiliser les variations de Vbe  des transistors pour minimiser les dérives.

 

- Eviter les résistances intégrées (sauf cas particulier comme ici) dont le comportement en température est essentiellement variable. On préférera l'utilisation de charge active. On réservera l'usage de résistances à des structures de pont diviseurs ou boucle de CR sur AOP. Dans ce cas seulement, il est possible de compenser leurs dérives thermiques.

 

- Penser à asservir les potentiels continus critiques  pour s'affranchir de la sensibilité aux tensions d'alimentation et à la température. Chaque asservissement réclame le design d'un mini AOP dont on doit étudier les caractéristiques essentielles…

 

- Faire attention aux problèmes de stabilité  des boucles "cachées" ou non, et à l'unicité du point de fonctionnement.  (étude fine avec SPICE)

 

- Toujours vérifier que le circuit démarre à la mise sous tension. (simulation SPICE)

 

- Soigner et maîtriser  la polarisation continue du montage est un gage de réussite du désign : en effet, lorsque la  polarisation statique du circuit  est correcte, il y 95% que le montage fonctionne parfaitement en dynamique

 

ANNEXES

Schéma de la platine

Documentation du circuit CA 3096